작성자: animajoe0917

2026년 8월 4일, 스토리지 업계에서 두 가지 일이 일어났다.

오전, SK하이닉스와 샌디스크가 FMS 2026에서 고대역폭 플래시(HBF) 의 첫 표준 규격을 발표했다. HBM과 SSD 사이에 위치하는 완전히 새로운 스토리지 계층이다.

오후, TrendForce가 보도했다: 엔비디아가 Rubin Ultra의 HBM 구성을 하향 조정하는 방안을 검토 중이며, 기존 12hi HBM4E에서 HBM4E 8hi, HBM4 12hi, HBM4 8hi를 병행 평가하는 것으로 전환했다.

같은 날, 마이크론은 장전 +3.68%, SK하이닉스 +3%, 샌디스크 +4.42%를 기록했다.

두 사건이 가리키는 방향은 하나다. HBM 공급 병목이 정면으로 인식되고 있으며, 새로운 대안이 공식적으로 제시되고 있다는 것이다. 그러나 이는 ‘스토리지 강세장이 온다’는 이야기가 아니라, 스토리지의 가치 분배가 다시 쓰여지고 있다는 이야기다.

그리고 다시 쓰기의 핵심은 NAND 공정의 진전도, 패키징 기술의 돌파구도 아니다. 바로 인터커넥트(Interconnect) 다.

한 줄로 정리하면

인터커넥트(광 + 전기 + 패키징)가 AI 인프라의 제1 병목으로 떠오르고 있으며, HBM이 그 뒤를 따른다. DDR, HBF, CXL, NAND는 각자의 위치가 있지만 우선순위는 계층별로 낮아진다. 이는 둘 중 하나를 선택하는 대체가 아니라, 병목의 지리적 이동이며, 그로 인해 촉발되는 스토리지 체계 전체의 가치 재평가다.

1. 핵심 명제: 병목이 이동 중이다

2026년 3월 GTC에서 엔비디아는 Vera Rubin 플랫폼을 공개했다. 두 개의 숫자가 새로운 패러다임을 정의했다.

• NVLink 6 단일 GPU 양방향 대역폭 3.6 TB/s, Blackwell의 2배
• NVL72 랙 총 인터커넥트 대역폭 260 TB/s, 72개 Rubin GPU + 36개 Vera CPU 완전 연결

하지만 더 흥미로운 점은 대역폭이 얼마나 늘었느냐가 아니라, 누가 누구보다 더 빠르게 늘었느냐다.

Blackwell 시대에는 카드 한 장당 HBM3E 대역폭(8 TB/s)이 NVLink 5(1.8 TB/s)를 크게 웃돌았고, 병목은 칩 간 통신에 있었다. Vera Rubin에 이르러서는 HBM4 대역폭이 카드당 약 1.2 TB/s로 두 배 증가했지만, NVLink 6는 2배 이상 증가했다. 더욱 결정적인 것은, 클러스터 규모가 수천 장에서 수십만 장으로 팽창하면서 칩 간 통신량의 증가 속도가 단일 카드 메모리 대역폭 증가 속도를 훨씬 앞지르고 있다는 점이다.

‘카드 한 장이 배부르냐’에서 ‘수십만 장의 카드가 서로 제대로 대화할 수 있느냐’로 – 이것이 구조적 이동이다.

근거 등급: ★★★★★ (GTC 2026 공식 데이터)

2. 같은 논리 체인 위의 7개의 점

2026년 3월부터 8월까지의 주요 사건을 연결해 보면 –

2026.3 GTC: NVLink 6 = 3.6 TB/s, 260 TB/s 랙 총 대역폭

2026.7 NVIDIA Spectrum-X CPO 출하 → CPO 양산 2년 앞당겨짐

2026.7 Eoptolink H1 +78103%, 1.6T Q3Q4 가속

2026.7 인텔 EMIB-T 발표, MediaTek 듀얼 루트 확인 (EMIB-T + CoWoS)

2026.8 TSMC가 EMIB를 역으로 벤치마킹, Kinsus와 공동으로 유사 EMIB 패키징 연구개발

2026.8 HBF 표준 발표, UCIe로 CPU/GPU 직결, Google 참여

2026.8 엔비디아, HBM 구성 하향 조정 검토

하나하나는 뉴스지만, 합쳐 놓으면 같은 프로세스의 일곱 측면이다.

• 인터커넥트 대역폭이 가속 팽창 중 (NVLink 6 → CPO 출하 → 1.6T 물량 확대)
• 패키징이 독점을 깨고 있다 (EMIB-T가 CoWoS에 도전, TSMC 자체도 유사 EMIB 진행)
• HBM이 능동적으로 하향 조정되고 있다 (가장 돈을 아끼지 않을 구매자가 깎고 있다)
• 새로운 스토리지 계층이 인터커넥트 버스를 통해 탄생 중 (HBF + UCIe)

이 프로세스의 이름은: 병목이 연산 유닛 내부에서 인터커넥트 계층으로 이동하고 있다는 것이다. 인터커넥트는 단지 데이터센터 내 GPU 사이의 연결선이 아니다. 인터커넥트는 연산+스토리지 피라미드 전체를 재편하는 손이 되어가고 있다.

3. 5계층 피라미드: 계층별 해부

Layer 1: 광전 인터커넥트 — 현재 핵심 병목 ⭐⭐⭐⭐⭐

지금 가장 중요한 이유: 구리 인터커넥트의 물리적 한계가 NVL72 랙 내에서 이미 극한까지 밀려 올라갔고, 차세대 NVL144/NVL288은 반드시 광이 랙 안으로 진입해야 한다. 인터커넥트 대역폭 증가 속도가 메모리 대역폭 증가 속도를 지속적으로 앞지르고 있으며, 이는 ‘병목을 해소하는 것’이 아니라, 고속도로 위에서 계속 증축하고 있는 셈이다.

인터커넥트는 다음 세 가지 조건을 동시에 충족하는 유일한 섹터다:

• 성장 속도 최대 (1.6T 물량 확대 + 실리콘 포토닉스 램프업 + CPO 0에서 1로)
• 구조가 가장 견고함 (구리→광의 물리적 이전은 일방통행)
• 종목 선택의 폭이 가장 넓음 (광모듈, 광엔진, 실리콘 포토닉스, DSP, 스위치 칩, 레이저 – 산업 체인 깊이 충분)

리스크: 밸류에이션 (Innolight PE 81x TTM P/E), 실리콘 포토닉스의 물리적 한계, CapEx 증가율 변곡점.

근거 등급: ★★★★★

Layer 2: 첨단 패키징 — 인터커넥트의 물리적 기반 ⭐⭐⭐⭐☆

지금 중요한 이유: 인터커넥트 대역폭의 궁극적인 제약은 케이블이나 광섬유 안이 아니라, 칩과 칩 사이의 물리적 배선에 있다. 패키징 공급 능력의 천장이 언제 열리느냐가 CPO + Chiplet 하이브리드 패키징의 실현 속도를 직접 결정한다.

TSMC CoWoS 생산 능력은 극도로 타이트하다. 7월 30일 The Information은 TSMC가 Kinsus와 공동으로 ‘유사 EMIB’ 패키징 솔루션을 연구 중이라고 보도했다. CoWoS 실리콘 인터포저 방식이 대면적 Chiplet 시나리오에서 비용이 지나치게 높고 생산 능력이 부족하기 때문이다. TSMC가 인텔의 EMIB 기술 루트를 역으로 벤치마킹한다는 사실 자체가, CoWoS의 병목이 이미 너무 심각해 반드시 다른 길을 찾아야 하는 수준임을 말해준다.

인텔 EMIB-T가 영역을 넓히고 있다. IEEE ECTC 2026에서 인텔은 EMIB-T를 선보였는데, 실리콘 브릿지에 TSV를 도입해 수직 전력 공급을 구현한 것이다. 공급망 소식에 따르면 EMIB-T 비용은 CoWoS 대비 50% 낮고, 수율은 98%이며, 2027년 대규모 양산 예정이다. MediaTek은 Q2 실적 발표에서 자사의 AI ASIC 프로젝트에 EMIB-T와 CoWoS를 동시에 사용한다고 처음 확인했다. 더욱 중요한 것은, 인텔 18A가 이미 AMD, 엔비디아, Marvell, 마이크로소프트, 마이크론, OpenAI를 고객으로 확보했고, 수율이 85%에 달한다는 점이다.

투자 의미: 패키징이 한 회사 독점에서 이중 공급업체 체제로 변화 → 패키징 생산능력이 더 이상 인터커넥트의 병목을 쥐고 있지 않음 → CPO + Chiplet 하이브리드 패키징의 더 빠른 실현 → 인터커넥트 수요의 2차 촉매. 패키징 밸류체인은 인터커넥트 종목을 직접 매수하는 것이 아니지만, 인터커넥트의 공급 한계가 언제 열릴지를 결정한다.

증거 등급: ★★★★☆

Layer 3: HBM — 이미 가격에 반영된 병목, 기본 포지션이지만 느슨해지는 중 ⭐⭐⭐⭐

지금 중요한 이유: HBM은 여전히 AI GPU의 ‘밀착형 메모리’로, 물리적으로 가장 가깝고 대역폭이 가장 높다. 그러나 공급 제약은 단기 병목에서 구조적 제약으로 바뀌었다. HBM 용량을 늘리는 데 드는 한계 비용이 한계 이익을 넘어서기 시작했기 때문이다.

3사 과점(삼성 약 39% 점유율, SK하이닉스, 마이크론)과 명확한 로드맵: HBM3E → HBM4 → HBM4E. BofA는 시장 규모가 2026년 약 $350B에서 2030년 $2,460B(약 7배)로 성장할 것으로 전망한다.

그러나 8월 4일 TrendForce 보고서는 중요한 전환점을 드러냈다:

NVIDIA는 2026년 3분기부터 Rubin Ultra의 HBM 구성을 12hi HBM4E에서 HBM4E 8hi, HBM4 12hi, HBM4 8hi를 병행 평가하는 방식으로 변경한다. NVIDIA뿐 아니라 여러 CSP들도 자체 개발 ASIC의 HBM 용량을 낮추는 것을 검토 중이다.

이유: DRAM 공급 부족은 2027년까지 이어지고, HBM4E 12hi 검증 일정에는 불확실성이 존재한다. 자금 여유가 가장 큰 구매자조차 자발적으로 구성을 낮추고 있다면, 이는 무엇을 의미하는가?

HBM의 공급 제약은 이미 단기 병목에서 구조적 제약으로 바뀌었다.

HBM은 여전히 대체 불가능하다(추론 batch=1 지연 시간 민감, HBM 대역폭은 여전히 첫 번째 제약). 하지만 투자 관점에서:

• 성장 모델은 선형적인 개량(적층 수, TSV 밀도)이며, 아키텍처 수준의 재구축이 아니다.
• 3사 과점 구도는 이미 충분히 가격에 반영되었다.
• NVIDIA가 구성을 줄이고, HBF가 바로 옆에서 표준을 발표하는 상황 — HBM의 희소성은 양방향으로 압박받고 있다. → 구성 가치는 있으나 초과 탄력성은 없다.

증거 등급: ★★★★★

Layer 4: HBF — 완전히 새로운 것, 0→1 ★★★☆

지금 중요한 이유: 이는 HBM을 대체하러 온 것이 아니다. HBM의 높은 가격과 낮은 용량이 만들어낸 공백을 해결하러 온 것이다. 추론 시대의 ‘메모리 월’은 본질적으로 대역폭 장벽이 아니라 용량 장벽이다.

8월 4일 발표된 HBF 첫 표준을 진지하게 분석해야 한다.

HBF의 논리: NAND 적층으로 높은 대역폭을 구현하고, UCIe 인터커넥트 버스로 CPU/GPU에 긴밀히 결합한다. HBM 단일 스택 용량 2436GB, HBF는 512GB — 한 자릿수 차이다. HBM 대역폭 1.22 TB/s, HBF Grade 3는 3.0 TB/s — HBM4보다도 높다.

이것은 HBM을 대체하기 위한 것이 아니다. HBM의 높은 가격과 낮은 용량이 만들어낸 공백을 해결하기 위한 것이다.

추론 시대의 ‘메모리 월’은 본질적으로 용량 장벽이지 대역폭 장벽이 아니다. KV Cache는 수십~수백 GB에 달하기 때문에, 필요한 것은 HBM의 8 TB/s 극한 대역폭이 아니라 큰 근접 컴퓨팅 스토리지 풀이다. HBF는 NAND로 높은 대역폭을 구현하며, 비용은 HBM의 수 분의 일이고, 읽기 위주에 쓰기는 적어 프리페치가 가능하다. Google DeepMind의 참여는 단순한 호기심이 아니다. 그들 자신의 추론 인프라가 가장 먼저 이 벽에 부딪혔기 때문이다.

프레임워크에 대한 핵심 의미: HBF의 존재 기반은 NAND 기술의 돌파구가 아니라 인터커넥트 버스 대역폭의 돌파구다. UCIe는 인터커넥트 아키텍처가 랙 레벨에서 칩 레벨로 침투하고 있다는 신호다. UCIe 없이는 HBF도 없다 — 이는 인터커넥트가 스토리지 가치를 재정의할 수 있는 능력을 입증한 것이다.

증거 등급: ★★★☆ (OCP 공식 표준 + 얼라이언스 실행, 그러나 대량 생산까지 최소 2년)

HBF 수혜 종목:

• 샌디스크($SNDK): HBF 얼라이언스의 두 주역 중 하나. 주가 분할 후 4600% 상승, 매출총이익률 78.4% — 시장은 NAND에 가격을 매기는 것이 아니라, ‘NAND가 AI 플랫폼 구성 요소로 재정의되는 것’에 가격을 매기고 있다.
• SK하이닉스: NAND + HBM 듀얼 라인
• 마이크론($MU): 스토리지 전반에 걸쳐 수혜
• 중국 내 대응주: 창장메모리(长江存储, YMTC, NAND), 베리실리콘(芯原)/Montage Technology(澜起) (UCIe/Chiplet). 다만 HBF 패키징 적층 요구가 매우 높아 단기적으로 핵심 공급망에 진입하기 어렵다.

Layer 5: CXL 메모리 풀 — 인터커넥트 로직의 장기 옵션 ⭐⭐⭐

지금은 추적만 해야 하는 이유: CXL의 본질은 ‘더 많은 메모리’가 아니라, 인터커넥트 버스를 통해 메모리를 서버에서 분리하여 풀링하는 것이다 — 인터커넥트 로직의 자연스러운 확장이다.

최신 진전:

• Montage Technology(澜起科技)가 세계 최초로 CXL 3.2 MXC 칩(64GT/s) 시험 생산을 시작하고, 삼성/SK하이닉스 공급망에 진입했다 — 중국 컨트롤러 칩이 한국 주요 원천 업체에 처음으로 채택된 사례다.
• Meta는 CXL로 구형 DDR4를 재활용해 서버를 25% 절감했다.
• Marvell은 Tanzanite 통합 엔드투엔드 CXL 플랫폼을 출시했다.

논리는 맞지만, 생태계 성숙도는 부족하다. CXL 인식 가능 OS, 메모리 오케스트레이션, 애플리케이션 적용이 아직 초기 단계이며, 진정한 대규모 도입은 2027~2028년에야 가능하다. 추적 풀에는 적합하지만, 현재 가격에 주문하기에는 적합하지 않다.

증거 등급: ★★★ (산업 데이터는 충분하나 관측 가능한 매출 변곡점이 부족)

하위 계층: DDR5 ⭐⭐⭐ / NAND ⭐⭐☆

DDR5는 AI 서버 호스트 CPU 코어 수 증가에 따른 자연스러운 물량 증가가 있을 뿐, 독립적인 초과 촉매는 없다. NAND는 독립된 사이클 로직에 속한다. 학습은 스토리지 대역폭에 의존하지 않고, 추론은 용량 수요 증가일 뿐 성능 병목은 아니다.

구성 가치는 있으나 ‘병목 이동’ 프레임워크의 우선순위 라인에 있지 않다.

4. 투자 매핑

Marvell（$MRVL）은 따로 언급할 가치가 있다. DSP + Teralynx 스위치 칩 + 커스텀 ASIC + CXL을 아우르는 연결 인프라의 풀스택 공급업체다. Teralynx 10（3nm、100.4 Tb/s）과 커스텀 ASIC 이 두 부분은 아직 시장에서 충분히 가격에 반영되지 않았다. 연결이 첫 번째 주축이라면, Marvell의 포트폴리오 가치는 광모듈 자체에 못지않다.

5. 위험 고지

• HBF는 규격이지 제품이 아닙니다: 빨라야 2028년에나 대량 출하가 가능하며, 2026-2027년은 주로 내러티브에 의해 움직이며 실적 검증 단계가 아닙니다. 샌디스크의 4600% 상승률 + 78.4% 매출총이익률이라는 밸류에이션 실질 가치는 지속적인 검증이 필요합니다.
• AI CapEx 사이클 변곡점: 2027년 CapEx 증가율이 $700B+에서 둔화되면 인터커넥트와 HBM 성장률이 모두 압박을 받게 됩니다.
• 기술 경로 리스크: 실리콘 포토닉스 변조기가 물리적 한계에 근접하고 있으며, 차세대 광 변조 기술(박막 리튬 니오베이트/폴리머)은 아직 성숙하지 않습니다.
• 밸류에이션 리스크: 중지쉬추앙(Zhongji Innolight) PE 81배, 신이성(Eoptolink) PE 65배로, 현재 밸류에이션에는 지속적인 서프라이즈 물량 증가가 반영되어 있습니다. 1.6T 램프업 또는 실리콘 포토닉스 진행 속도가 기대에 못 미치면, 탄력성이 빠르게 축소됩니다.
• 지정학적 리스크: 광모듈/광엔진 수출 규제가 강화되면 A주 종목(중지쉬추앙, 신이성, 톈푸)이 가장 먼저 영향을 받고, 미국 주식 종목( $COHR , $LITE , $AAOI , $MRVL , $AVGO )은 상대적으로 더 분산되어 있습니다.