ボトルネックが移行し始めるとき——相互接続、HBM、そしてストレージ帝国全体の再価格設定

2026年8月4日、ストレージ業界で二つの出来事があった。

午前、SKハイニックスとSanDiskがFMS 2026において、高帯域幅フラッシュメモリ（HBF） の初の標準仕様を発表した——HBMとSSDの間に位置する、まったく新しいストレージ階層である。

午後、TrendForceが報じたところによると、NVIDIAはRubin UltraのHBM構成を下方修正する検討に入っており、当初予定の12hi HBM4Eから、HBM4E 8hi、HBM4 12hi、HBM4 8hiを並行して評価しているという。

同日、Micronはプレマーケットで+3.68%、SKハイニックスは+3%、SanDiskは+4.42%。

二つの出来事が指し示す方向は一つ——HBMの供給ボトルネックが正面から認識され、新たな代替案が正式に提示されつつある。しかしこれは「ストレージの強気相場到来」の物語ではなく、ストレージの価値分配が書き換えられつつある物語だ。

そして、その書き換えの鍵はNANDプロセスの進歩でも、パッケージング技術のブレークスルーでもない——インターコネクトである。

一言で言えば

インターコネクト（光＋電気＋パッケージング）がAIインフラの第一のボトルネックになりつつあり、HBMがそれに続く。DDR、HBF、CXL、NANDにはそれぞれの位置づけがあるが、優先度は層を追うごとに下がっていく。これは二者択一の代替ではなく、ボトルネックの地理的な移動——そしてそれによって引き起こされるストレージ体系全体の価値再評価である。

一、核心命題：ボトルネックは引っ越し中

2026年3月のGTCで、NVIDIAはVera Rubinプラットフォームを発表。二つの数字が新しいパラダイムを定義した。

NVLink 6の単一GPU双方向帯域幅は3.6 TB/sで、Blackwellの2倍
NVL72ラック全体のインターコネクト帯域幅は260 TB/s、72基のRubin GPUと36基のVera CPUを完全接続

しかし、より興味深いのは帯域幅がどれだけ増えたかではなく、誰が誰よりも速く増えたかだ。

Blackwell世代では、単一カードのHBM3E帯域幅（8 TB/s）がNVLink 5（1.8 TB/s）をはるかに上回り、ボトルネックはチップ間通信にあった。Vera Rubinになると、HBM4の帯域幅は単一カードあたり約1.2 TB/sへと倍増するが、NVLink 6は2倍以上に増加する。さらに重要なのは——クラスタ規模が数千基から十万基規模へと膨張し、チップ間通信量の膨張速度が単一カードのメモリ帯域幅の伸びをはるかに上回ることだ。

「1枚のカードが食いっぱぐれないか」から「十万枚のカードがきちんと会話できるか」へ——これは構造的な移行である。

エビデンスレベル：★★★★★（GTC 2026 公式データ）

二、同じロジックチェーン上の七つの点

2026年3月から8月にかけての主要イベントを結びつける——

2026.3 GTC：NVLink 6 = 3.6 TB/s、260 TB/sのラック総帯域幅

2026.7 NVIDIA Spectrum-X CPO出荷 → CPO量産が2年前倒し

2026.7 新易盛 Eoptolink 上期+78～103%、1.6TはQ3-Q4に加速

2026.7 インテル EMIB-T発表、MediaTekがデュアルルート（EMIB-T + CoWoS）を確認

2026.8 TSMCがEMIBを逆向きに参考にし、Kinsus（景碩科技）と共同でEMIB類似パッケージングを研究開発

2026.8 HBF標準発表、UCIeでCPU/GPUへ直結、Googleが参入

2026.8 NVIDIAがHBM構成の下方修正を評価

個別に見ればニュースに過ぎない。ひとまとめにすれば、同一のプロセスにおける七つの側面である。

インターコネクト帯域幅が加速的に膨張している（NVLink 6 → CPO出荷 → 1.6T量産拡大）
パッケージングが独占を打破しつつある（EMIB-TがCoWoSに挑戦し、TSMC自体もEMIB類似品を開発中）
HBMが積極的にダウングレードされている（最も金に糸目をつけない買い手が削減を検討）
新しいストレージ階層がインターコネクトバスを通じて誕生している（HBF + UCIe）

そのプロセスの名をこう呼ぶ——ボトルネックが計算ユニットの内部から、インターコネクト層へと移動している。インターコネクトは、単にデータセンター内のGPU間の配線にとどまらない——インターコネクトこそが、計算＋ストレージのピラミッド全体を再編成する手そのものになりつつある。

三、五層ピラミッド：層ごとに解体

レイヤー1：光電インターコネクト — 現在の核心的ボトルネック ⭐⭐⭐⭐⭐

なぜ今最も重要なのか：銅インターコネクトの物理限界は、NVL72ラック内ですでに限界まで押し上げられており、次世代NVL144/NVL288では必然的に光がラックに入り込まなければならない。インターコネクト帯域幅の成長率は、メモリ帯域幅の成長率を上回り続けている——それは「ボトルネックの解消」ではなく、高速道路の拡張工事を続けているようなものだ。

指標	数値	出典
NVLink 6 単一カード双方向帯域幅	3.6 TB/s	NVIDIA GTC 2026
NVL72 ラック総インターコネクト帯域幅	260 TB/s	NVIDIA 公式
NVIDIA Spectrum-X CPO	400 Tb/s、出荷済み	TrendForce
Broadcom 51.2T Bailly CPO	少量出荷継続	TrendForce
CPO/NPO 市場 2030E	$390B+	TrendForce
新易盛（Eoptolink）2026年上期純利益	70～80億人民元、前年同期比+78～103%	会社公告
中際旭創（Zhongji Innolight）2026年Q1売上	195億人民元、前年同期比+192%	会社公告
天孚通信（TFC）2026年上期純利益	11.2～13.0億人民元、前年同期比+25～45%	会社公告
1.6T光モジュール量産拡大ノード	2026年Q3-Q4に加速	新易盛カンファレンスコール
シリコンフォトニクス製品比率	「大幅に向上」、通年出荷比率が急上昇	新易盛カンファレンスコール
中際旭創香港IPO	550億香港ドル（約700億米ドル）、3.2T＋シリフォトニクスを準備	香港証券取引所公告
ハイパースケーラークラウドAI CapEx 2026E	$700B+	CoBank

インターコネクトは、以下の三条件を同時に満たす唯一の分野である。

成長率が最も高い（1.6T量産拡大＋シリコンフォトニクス立ち上がり＋CPOが0から1へ）
構造が最も硬直的（銅→光への物理的移行は一方通行）
銘柄選択の余地が最も大きい（光モジュール、光エンジン、シリコンフォトニクス、DSP、スイッチチップ、レーザー——バリューチェーンが深い）

リスク：バリュエーション（中際旭創の実績PERは81倍）、シリコンフォトニクスの物理限界、CapEx成長率の転換点。

エビデンスレベル：★★★★★

レイヤー2：先進パッケージング — インターコネクトの物理的基盤 ⭐⭐⭐⭐☆

なぜ今重要なのか：インターコネクト帯域幅の究極的な制約は、ケーブルや光ファイバーの中にあるのではなく、チップとチップの間の物理配線にある。パッケージング供給の天井がいつ開くかが、CPO＋Chipletハイブリッドパッケージングの実用化速度を直接左右する。

TSMCのCoWoSは供給能力が極度に逼迫している。7月30日、The Informationの報道によると、TSMCは景碩科技（Kinsus）と共同で「EMIB類似」パッケージングソリューションを研究開発している——これは、CoWoSのSiインターポーザー方式が大面積Chipletシナリオではコストが高すぎ、供給能力も足りないためだ。TSMCがインテルのEMIB技術ルートを逆向きに参考にしていること自体、CoWoSのボトルネックがすでに極めて深刻で、別の道を模索せざるを得ないことを示している。

インテルEMIB-Tは攻城を進めている。IEEE ECTC 2026において、インテルはEMIB-Tを披露——シリコンブリッジにTSVを導入し垂直給電を実現した。サプライチェーンの情報によれば、EMIB-TのコストはCoWoSより50%低く、歩留まりは98%で、2027年に大規模量産される見込み。MediaTekは第2四半期決算で初めて、自社のAI ASICプロジェクトにEMIB-TとCoWoSを同時採用していることを確認した。さらに重要なのは——インテル18AがすでにAMD、NVIDIA、Marvell、Microsoft、Micron、OpenAIを顧客として獲得しており、歩留まりは85%に達していることだ。

比較項目	インテル	TSMC
先進プロセス	18A 歩留まり 85%、High NA EUV 初導入	3nm 月産 18 万枚(Q4E)、2nm 進行中
パッケージングソリューション	EMIB-T：コスト 50% 低減、歩留まり 98%	CoWoS：成熟も供給逼迫、EMIB 類似技術を開発中
顧客進捗	AMD/NVIDIA/Marvell/Microsoft/Micron/OpenAI	絶対的優位、パッケージング生産能力の逼迫が顕著

投資の意味：パッケージングが一強からデュアルサプライヤーへ → パッケージング生産能力が相互接続のボトルネックでなくなる → CPO + Chiplet ハイブリッド実装が加速 → 相互接続需要の二次的触媒。パッケージングチェーンは直接相互接続銘柄を買うものではないが、相互接続の供給天井がいつ開くかを決める。

証拠レベル：★★★★☆

Layer 3：HBM — 織り込み済みのボトルネック、ベースラインは維持しつつ緩和へ ⭐⭐⭐⭐

なぜ今重要なのか：HBMは依然としてAI GPUの「密着メモリ」であり、物理的に最も近く、帯域幅が最も高いが、供給制約は短期的なボトルネックから構造的制約へと変化している。HBM容量を増やす限界コストが限界利益を上回り始めているのだ。

3社寡占（Samsung約39％シェア、SK hynix、Micron）、ロードマップは明確：HBM3E → HBM4 → HBM4E。BofAは市場が2026年の約3,500億ドルから2030年に約2兆4,600億ドル（約7倍）へ成長すると予測する。

しかし、8月4日のTrendForceレポートは重要な転換点を明らかにした：

NVIDIAは2026年第3四半期から、Rubin UltraのHBM構成を12hi HBM4Eから、HBM4E 8hi、HBM4 12hi、HBM4 8hiの並行評価に変更する。NVIDIAだけでなく、複数のCSPも自社開発ASICのHBM容量引き下げを検討している。

理由：DRAMの供給不足は2027年まで続き、HBM4E 12hiの検証スケジュールに不確実性がある。最も資金に余裕のあるバイヤーが自ら構成を下げている時、それは何を意味するのか？

HBMの供給制約は、すでに短期的なボトルネックから構造的制約へと変化している。

HBMは依然として代替不可能（推論バッチ＝1のレイテンシ制約、HBM帯域幅が第一の制約）だが、投資の観点から：

成長モデルは線形改良（積層数、TSV密度）であり、アーキテクチャレベルの再構築ではない
3社寡占体制は十分に織り込み済み
NVIDIAが構成を削減し、HBFが隣で標準仕様を発表する中 —— HBMの希少性は双方向から圧迫されている → 保有価値はあるが、超過リターンの余地は乏しい。

証拠レベル：★★★★★

Layer 4：HBF — まったく新しい存在、0→1 ⭐★★★☆

なぜ今重要なのか：これはHBMを置き換えるものではない。HBMの高価格＋低容量が生み出した空白を解決するものだ。推論時代の「メモリウォール」の本質は容量の壁であり、帯域幅の壁ではない。

8月4日に発表されたHBF初の仕様は、しっかり読み解く必要がある。

項目	HBF
容量	8層/16層 NAND積層、最大512GB
帯域幅	3グレード：0.4 - 3.0 TB/s
インタフェース	UCIe（ユニバーサル・チップレット・インターコネクト）
位置付け	HBMとSSDの間に位置する新たなストレージ階層
アライアンス	SK hynix + SanDisk、OCPが発表、6ヶ月で仕様策定
エコシステム	Google + Tenstorrentが参画済、8/6 Google DeepMindラウンドテーブル

HBFのロジック：NAND積層で高帯域幅を実現し、UCIe相互接続バスでCPU/GPUに緊密結合する。HBMの1スタックあたり容量は24～36GB、HBFは512GB —— 一桁違う。HBMの帯域幅は1.2～2 TB/s、HBF Grade 3は3.0 TB/s —— HBM4よりも高い。

これはHBMを置き換えるものではない。HBMの高価格＋低容量が生み出した空白を解決するものだ。

推論時代の「メモリウォール」の本質は容量の壁であり、帯域幅の壁ではない —— KVキャッシュが数十から数百GBにも及び、必要とされるのは大規模なニアコンピュートストレージプールであり、HBMの8 TB/sの限界帯域幅ではない。HBFはNANDで高帯域幅を実現し、コストはHBMの数分の一で、リードメインで書き込みは少なく、プリフェッチ可能。Google DeepMindの参入は物見遊山ではない —— 彼ら自身の推論インフラが真っ先にこの壁にぶつかったのだ。

フレームワークにとっての中核的意義：HBFの存在基盤はNANDの技術的ブレイクスルーではなく、相互接続バス帯域幅のブレイクスルーだ。UCIeは相互接続アーキテクチャがラックレベルからチップレベルへ浸透する象徴である。UCIeなくしてHBFなし —— これは相互接続がストレージの価値を再定義する力を実証している。

証拠レベル：★★★☆（OCP正式標準＋アライアンス始動、ただし量産まで最低2年）

HBF関連銘柄：

SanDisk（$SNDK）：HBFアライアンスの双主役の一角、株式分割後4600%上昇、粗利益率78.4%——市場はNANDを評価しているのではなく、「NANDがAIプラットフォームのコンポーネントとして再定義されたこと」を評価している
SK hynix：NAND + HBMの両面展開
Micron（$MU）：ストレージ全般で恩恵
国内リマッピング：長江存儲（NAND）、芯原/瀾起（UCIe/Chiplet）、ただしHBFのパッケージ積層要件は極めて高く、短期でコアサプライチェーン入りは困難

Layer 5：CXLメモリプール — 相互接続ロジックの長期オプション ⭐⭐⭐

なぜ今は追跡にとどめるべきか：CXLの本質は「より多くのメモリ」ではなく、相互接続バスを通じてメモリをサーバーから切り離してプール化すること——相互接続ロジックの自然な延長だ。

四、投資マッピング

階層	優先度	代表銘柄	ロジック種別	時間軸
光電相互接続	★★★★★	中際旭創/新易盛/天孚/$COHR/$LITE/$AAOI/$MRVL/$AVGO/$SIVE	ボトルネック直接恩恵、アーキテクチャ再構築	2026H2–2027 本格拡大
先進実装	★★★★☆	Intel/TSMC/実装装置チェーン	相互接続の基盤、CoWoS独占打破	2026–2027 生産能力解放
HBM	★★★★	SK hynix/Samsung/Micron	ベースライン、供給制約継続	継続、ただし弾力性は収束
HBF（新）	★★★☆	SanDisk/SK hynix/$MU	新カテゴリー0→1、OCP標準化	2026–27 ナラティブ、2028+ 業績
CXLメモリプール	★★★（長期）	Montage Technology/$MRVL	相互接続ロジック延長、監視対象	2027–2028 モニタリング
DDR5	★★★	Samsung/SK hynix/Micron	数量増加ロジック	サーバー出荷に連動
NAND	★★☆	Samsung/Kioxia/長江存儲	独立セクター	サイクルロジック

Marvell（$MRVL）は個別に取り上げる価値がある。 DSP、Teralynxスイッチチップ、カスタムASIC、CXLにまたがり、相互接続インフラのフルスタックサプライヤーである。Teralynx 10（3nm、100.4 Tb/s）とカスタムASICのこの2つの分野はまだ市場に十分織り込まれていない——相互接続が第一のメインテーマであれば、Marvellの構成価値は光モジュール自体に劣らない。

五、リスクに関する注意事項

HBFは製品ではなく規格：量産出荷は早くとも2028年になる見通しで、2026～2027年は主にナラティブ主導であり、業績による裏付けは得られない。SanDiskの4600%上昇と78.4%の粗利益率というバリュエーションの含みの高さは、引き続き検証が必要である。
AI CapExサイクルの転換点：2027年にCapEx成長率が7000億ドル超から鈍化した場合、インタコネクトとHBMの成長率はいずれも圧迫を受ける。
技術ロードマップリスク：シリコンフォトニクス変調器が物理的限界に近づきつつあり、次世代光変調技術（薄膜ニオブ酸リチウム／ポリマー）は依然として成熟していない。
バリュエーションリスク：中際旭創のPEは81倍、新易盛のPEは65倍と、現在のバリュエーションには継続的な想定超えの出荷急増が織り込まれている。1.6Tの立ち上げやシリコンフォトニクスの進捗が想定を下回れば、弾力性は急速に縮小する。
地政学リスク：光モジュール／光エンジンの輸出規制が強化された場合、A株銘柄（中際旭創、新易盛、天孚）が最も早く影響を受け、米国株銘柄（ $COHR 、 $LITE 、 $AAOI 、 $MRVL 、 $AVGO ）は相対的に分散されている。