作者：戈多Godot

博通 Broadcom 和邁威爾 Marvell 是定製 ASIC 賽道雙寡頭。

定製 ASIC 是半導體發展最迅猛的賽道之一。這個賽道為什麼重要，或者我寫這個內容想表達的點主要是，

摩爾定律在 28nm（奈米）製程節點後逐漸失效，也就是晶片面積減小，並不能帶來更高電晶體密度算力提升、更低功耗、更高 0 1 轉換頻率的算力速度。

到了當前 3 nm 和 2 nm，單片晶圓的設計與流片成本突破 5 億美元，整個行業的經濟結構必然發生重組。

怎麼重組？

如果你是 Google，每年要在 TPU 相關的訓練和推論上消耗超過五百億美元的電力和折舊成本，那一顆能把推論 token 成本降低 30% 的定製晶片，能省下來的就不是一點點支出了。

過去五年裡，Hyperscaler（超大規模雲端服務商）資本支出越來越多流向自研晶片，流向 Nvidia 現成 GPU 的邊際美元增速逐漸走平。Google TPU v7 、AWS Trainium 2 和 Trainium 3 、Microsoft Maia 100 和 Maia 200 、Meta MTIA ，以及 Apple 在 2026 年正式確認的自研 AI 伺服器晶片。

全球範圍內，能夠承接 hyperscaler 這種級別 ASIC 協同設計工作的公司，實際上只有兩家博通和邁威爾。根據 Tom's Hardware 的產業鏈調研，這兩家公司合計佔據了 hyperscaler 定製 AI 加速器協同設計市場約 95% 的份額。

95% 集中度，背後的含義是：未來五到十年所有 hyperscaler 投出去的 AI 資本支出當中，每一顆自研 XPU 的誕生過程，幾乎都要經過這兩家公司其中之一的手。

定製 ASIC 的崛起不是一個商業故事，是物理終結之後被迫出現的經濟學重構

高客戶集中度

首先，定製 ASIC 客戶高度集中在頭部 hyperscaler 手裡。

1974年登納德在 IBM 實驗室提出的縮放定律，發現晶片在體積縮小的同時，可以提升效能並維持功耗。

但到 90nm 節點時，受限於物理常數帶來的嚴重漏電問題，電壓無法繼續成比例降低，導致功耗密度飆升。這是 2005 年前後 CPU 時脈停止增長的物理原因，也是後來多核心架構興起的起點。

從 28nm 開始，單電晶體成本不再下降，反而開始上升，導致晶片的製造和設計成本急劇上升。

如今 3nm 流片成本高達 5 億美元，2nm 更接近 10 億美元。這種極高的固定成本，意味著只有年消耗數百萬顆晶片的頭部資料中心巨頭，才能透過龐大的出貨量攤薄成本。

根據台積電及行業路線圖，預計在 2030 年前後製程到達 A10，也就是 1nm 節點，電晶體物理縮放將達終點，算力提升將完全依賴封裝、互連和架構創新支撐，這是定製 ASIC 雙寡頭未來十年最大的結構性機會。

摩爾定律失效，改變資本結構

其次，摩爾定律失效，改變了資本結構。在過去，從台積電 N5 到 N3 製程，電晶體密度提升 1.6 倍，晶圓成本僅增加 18%，單電晶體成本下降了 25%。

到目前 N3 向 N2 發展，密度僅能提升 1.15 倍，晶圓成本卻因製程複雜暴漲 50%，單電晶體成本反而上升了 30%。

所以反直覺的是，先進製程不再讓晶片更便宜，反而是用更貴的電晶體，做必須用頂級節點才能完成的絕對算力任務。

對成本敏感的智慧手錶等低階 SoC 仍會堅守 N16/N7 等老節點、對算力有剛性需求、能容忍高溢價的頂級 AI 加速器，則必須使用 N3 甚至 N2。

博通為 Google 設計的 TPU v6e Trillium 在 N3 節點，TPU v7 Ironwood 在 N3 ，下一代 TPU 轉向 N2 。 為 Meta 設計的 MTIA T-V1 在 N5 節點，MTIA T-V2 升級到 N3 。 為 OpenAI 設計的首顆自研推論晶片確認在 N3 ，第二代直接跳到 N2 。 為 Apple 設計的伺服器 AI 晶片直接起步於 N2 。

邁威爾為 AWS 設計的 Trainium 2 在 N5 節點，Trainium 3 升級到 N3 。MRVL 為 Microsoft 設計的 Maia 100 在 N5 節點，Maia 200 在 N3 。

所有 hyperscaler 的下一代旗艦 XPU 都在 N3 起步、N2 過渡的窗口裡。

這個窗口大約覆蓋 2026 到 2028 年，正好對應博通上調到 FY27 AI 營收超過 1000 億美元的指引區間，也對應邁威爾資料中心營收從 FY27 的約 80 億美元向 FY29 接近 200 億美元的隱含路徑。

背面供電和 High-NA EUV

未來五年，產業有兩個重要技術路線，背面供電和 High-NA EUV。

其中 High-NA EUV 是艾司摩爾 ASML 主導的新一代微影技術，當 AI 晶片縮小到約 1.4 nm 等效，單位面積電晶體數量可以比 2nm 提高 1.3 倍以上，對應單晶片算力的進一步躍升。

如果落地延遲，整個產業將被迫提前轉向更激進的封裝方案和系統級架構創新，來提升算力。

High-NA EUV 可能大概率延遲 12 至 18 個月，因為光罩成本、光阻劑體系、量測工具都需要重新適配，對博通、邁威爾晶片設計上，以及 TSMC 是利好。

系統級整合正在取代電晶體縮放，成為算力增長的新引擎

2010 年封裝成本大約佔晶片總成本 5% 到 8% ，2020 年佔比上升到 12% 至 15%，2026 年旗艦 AI 加速器，封裝成本佔比已普遍超過 30% ，部分極端設計接近 40% 。

原因是，封裝正在成為決定晶片效能上限和供應能力的關鍵瓶頸。

先理解下概念，矽晶圓是原材料，裸晶 die 是半成品，而封裝測試後的晶片是最終成品。

首先，光罩極限在物理層面，將單 die 面積限定在 858 平方毫米附近，AI 晶片從單 die 越做越大轉向多 die 拼接。

第二是記憶體牆問題，單晶片可承載的 HBM 數量受限於 die 邊長可以擺放的 HBM 介面數，要繼續提升頻寬必須把 HBM 物理上靠近邏輯 die ，並透過寬位高速介面直連。

第三是互連能耗已經超過計算能耗本身，封裝內整合是唯一可行的工程路徑。

所以，誰掌握先進封裝，誰就掌握了 AI 加速器的真實出貨上限。答案是 TSMC 。

CoWoS 是台積電在 2011 年推出的 2.5D 封裝平台，基本結構有三層：最底層是有機基板，中間層是矽中介層，最上層是邏輯 die 和 HBM die 。

CoWoS 推出之初主要服務高階 GPU 和 FPGA ，2016 年開始進入主流 AI 加速器市場，2022 年起成為 hyperscaler 旗艦 XPU 的標配。

過去幾十年，製程越先進，電晶體越小，晶片的電晶體越多，效能更強，功耗更低。客戶願意持續往先進節點遷移，因為這不僅是技術升級，也是經濟升級。

但這個邏輯開始在 3nm 到 2nm 發生變化。也就是現在我們正在經歷的節點。

也就是之前提到的摩爾定律失效，改變了資本結構。

先進製程成本系統第一層是 NRE，也就是 non-recurring engineering cost，一次性工程開發成本，包括架構定義、IP 授權、RTL 設計、驗證、物理設計、時序收斂、功耗最佳化、封裝協同、測試方案、EDA 工具費用等。

第二層是流片和光罩。越先進的節點，光罩越複雜，EUV 層數越多，試錯成本越高。晶片設計完要交給晶圓廠試產，也就是流片。流片失敗的損失巨大，包括 6 到 9 個月的產品窗口、客戶部署節奏、TSMC 產能安排、HBM 採購計畫和封裝資源排程等等。

第三層是晶圓和良率成本。

2nm 早期量產階段，單顆 die 成本可能顯著高於 3nm。

所以，2nm 是產業分水嶺

對 hyperscaler 來說，生成、處理或理解每一個 token 的綜合成本更重要。

同樣功耗下，晶片能不能跑出更多推理？同樣一個機櫃裡，晶片能不能提供更高算力密度？同樣一美元電費和折舊，能不能服務更多用戶請求？能不能降低每百萬 token 的推理成本？能不能提高 AI 產品的毛利率？

只要工作負載足夠穩定、出貨量足夠大，訂製晶片就可以在生命週期成本上勝過通用方案。

所以，訂製 ASIC 的崛起，不是因為客戶突然喜歡自研，是先進製程太貴，通用 GPU 太貴，AI 推理和訓練規模又太大。

博通和邁威爾的價值是複雜度管理能力

博通和邁威爾提供一整套複雜度管理能力，已有 IP 庫、SerDes、PHY、互連、封裝協同、TSMC 製程經驗、良率爬坡經驗、量產測試經驗，以及和超大規模業者長期合作積累下來的系統理解能力。

換句話說，2奈米製程越複雜，客戶越需要外部協同設計夥伴。先進製程成本越高，試錯成本越高，不同和邁威爾的價值反而越高。

這裡要引入兩個概念。

設計與製程協同優化（DTCO，Design-Technology Co-Optimization）。晶片設計在製程開發階段就參與標準單元、SRAM、設計規則、功耗路徑和時序模型的協同定義。

系統與製程協同優化（STCO，System-Technology Co-Optimization），AI 晶片優化要把邏輯 die、HBM、CoWoS、基板、光互連、機櫃網路、電力和冷卻一起考慮。

製程越複雜，客戶越需要有經驗的外部協同設計夥伴。這兩個概念解釋了為什麼 AVGO 和 MRVL 的護城河越來越深。

博通和邁威爾實際出售的是一種複雜度保險。客戶支付的不只是設計費用，而是降低專案失敗機率、縮短量產週期、提高良率確定性、增強供應鏈協調能力的溢價。

博通優勢在於系統完整性更強，有 ASIC 協同設計能力，還有交換晶片、SerDes、PHY、乙太網路、封裝經驗和更大的客戶基礎。

更重要的是，博通還有軟體業務帶來的強現金流，在資本市場眼中更像一個AI 半導體 + 基礎設施軟體現金流的複合型平台。

邁威爾的優勢在於 AI 資料中心業務更純，在光互連、DSP、PAM4、資料中心網路和訂製矽專案中的位置越來越重要。

邁威爾不像博通那樣多元，也沒有 VMware 這樣的軟體現金流支撐，但正因為更純，一旦 AWS、Microsoft 等大客戶專案順利放量，收入彈性會更明顯。

接下來的關鍵問題是，

AI 資本支出從通用 GPU 向訂製 ASIC 分流的趨勢是否會持續。如果持續，博通和邁威爾就不是傳統意義上的晶片設計服務商，而是超大規模業者自研算力體系裡的關鍵基礎設施供應商。

但如果 2奈米成本過高，導致客戶放緩遷移，博通和邁威爾的收入確認會延後。如果 Nvidia 提供半訂製方案，博通和邁威爾的長期利潤率也會被重新評估。

Nvidia 已經策略投資邁威爾，所以博通真的要跟 Nvidia 正面硬剛了。

超大規模業者自研 ASIC 的必要性

超大規模業者自研 ASIC 是當 AI 工作負載足夠大、足夠穩定、足夠可預測時，可以把一部分 AI 工作從通用 GPU 遷移到訂製 ASIC 上，用更低的單位成本服務自己的業務，而不是替代 Nvidia。

Nvidia GPU 優勢在通用性、軟體生態、開發者生態和訓練前沿模型的靈活性。對於新模型、新演算法、新框架、新算子，GPU 仍然是最安全、快速、通用的選擇。

但 AI 服務一旦進入大規模商業化，成本結構會發生變化，推理取代訓練佔據主導。

大規模推理、推薦、廣告排序、搜尋、語音、翻譯、圖像生成、程式碼補全等 AI 工作，一旦規模巨大且模式穩定，就非常適合訂製化。

Google 是最早的實踐者，最早證明自研 ASIC 可以成為長期平台，而不是一次性專案。

TPU 是為了生態內部 AI 工作設計的，從搜尋、廣告、翻譯、推薦，到 Gemini 和 Google Cloud AI，TPU 成為 Google AI 最核心組成部分之一。

Google 是博通典型用戶，長期路線圖清晰、晶片代際穩定、對高端互連和系統協同要求極高。

AWS 是雲端基礎設施提供商。所以，AWS 做 Trainium 和 Inferentia，是為了給雲端客戶提供更便宜、更可控、更高性價比的 AI 算力。

Microsoft 的需求集中在 Azure OpenAI、GitHub Copilot、Microsoft 365 Copilot、Bing、Windows AI、企業 AI 服務，自研 Maia 不只是降低成本，也是為了有基礎設施選擇權，可以把 AI 遷移到更可控的內部晶片上，降低長期成本，提高供應鏈彈性。

Meta 的 MTIA 需求也類似，用於推薦系統、廣告排序、內容分發和社交圖譜。

深度拆解博通 Broadcom $AVGO

博通的業務主要是四個方面，

1）訂製 AI 加速器；

2）AI 資料中心裡的交換晶片、乙太網路、NIC、fabric；

3）SerDes、PHY、CPO、光互連等高速 I/O 能力；

4）收購 VMware 之後擁有的軟體業務。

這就是博通和很多 AI 半導體公司的最大區別。很多公司只有一層業務，要麼 GPU，要麼 HBM，要麼光模組。博通業務同時卡在 AI 資料中心的多個關鍵位置上。

博通的業務，是靠持續併購、整合、削減非核心成本、保留高利潤產品線、提高現金流轉換率，形成的一種非常獨特的資本配置模式。底層邏輯很統一。

無線晶片、寬頻晶片、企業儲存、網路交換、SerDes、ASIC、VMware 軟體，共同特徵都是客戶替換成本高、設計週期長、生命週期長、進入壁壘高，毛利率和現金流品質好。

所以，博通不是傳統意義上的創新驅動型半導體公司，而是複雜度資產運營公司，擅長把複雜產品線變成長期現金流資產。

超大規模業者訂製 AI ASIC 恰好也是一種複雜度極高、替換成本極高、生命週期極長的業務。客戶一旦選定博通共同開發一代 AI 加速器，雙方關係不會在一顆晶片結束。

而且，ASIC 不是每個客戶都完全從白紙開始。客戶需要的是不同的 AI 工作適配，例如 Google 的 TPU、Meta 的 MTIA、OpenAI 的推理晶片、Apple 的私有雲 AI 晶片，需求都不同。

但博通可以在底層複用 SerDes、PHY、die-to-die 協作、封裝經驗、測試流程和量產方法。

一顆超大規模業者級別的 AI ASIC，至少包含六類關鍵模組，

1）矩陣計算陣列；

2）晶片上 SRAM 和快取體系；

3）HBM ；

4）互連模組；

5）SerDes / PHY；

6）電源管理等等相關模組。

SerDes 需要在極高資料速率下保證訊號完整性、功耗、誤碼率和可靠性。累積週期通常以多年計算，不能靠短期堆人快速複製。

晶片之間、伺服器之間、機櫃之間、資料中心之間的資料傳輸，決定整個 AI 資料中心叢集的利用率。

博通在這個領域是壟斷地位。

Tomahawk 系列交換晶片主導 AI 資料中心的高速骨幹網路，Tomahawk 5單晶片吞吐量達 51.2 Tbps，專為超高頻寬場景設計。

Jericho 系列則側重處理 AI 訓練中常見的「微突發」流量。透過硬體層面的流量控制機制，從電路邏輯上杜絕緩衝區溢位，實現實體層的無損傳輸，而非依賴軟體協定的事後重傳。

目前，在乙太網路路線的 AI 資料中心網路中，博通的商用交換晶片佔據絕對主導地位。唯一構成競爭的是輝達主導的 InfiniBand 方案，但整個行業除輝達自身外，正在大力推動乙太網路替代路線。

SerDes / PHY / 光互連：博通的底層 I/O 定價權

交換晶片決定 AI 資料中心內部的資料排程能力，SerDes、PHY 和光互連決定的是資料能不能以足夠低的功耗、足夠高的可靠性、足夠大的頻寬，在更大規模的叢集裡穩定流動。

SerDes 是 serializer / deserializer 的縮寫，作用是把晶片內部的並行資料轉換成高速串列訊號發出去，再在另一端轉換回來。

因為 AI 叢集越大，資料移動越重要。每一次跨晶片、跨板卡、跨交換機、跨機櫃通訊，都要經過高速 I/O。速度越高，訊號完整性、功耗、散熱、誤碼率都會成為問題。

這也是為什麼高端 SerDes 是模擬和混合信號設計裡最難的領域之一。高端 SerDes 需要多年產品迭代、矽驗證、客戶現場調試、封裝協同和系統級問題定位。

Hyperscaler 如果只是想做一顆晶片，可能有很多設計服務商可以選擇。但如果想把 AI ASIC 做成可以互連、可以放進機櫃、可以跨代迭代、可以和 HBM、CoWoS、交換網路、光互連協同優化的系統產品，選擇範圍就會迅速縮小。

這就是博通的第二個定價權來源，底層 I/O IP 的規模複用能力。

VMware：軟體現金流會影響 AI ASIC 估值

VMware 對博通的 AI 估值有兩個重要作用，

1）提供現金流；

2）提供企業基礎設施入口。

收購 VMware 之後，博通多了一塊高毛利，現金流品質更高的基礎設施軟體業務，提供一層相對穩定的現金流緩衝。

讓博通變成 AI 半導體增長 + 基礎設施軟體現金流複合型平台。

這不代表 VMware 沒有風險。博通收購 VMware，市場也一直有用戶遷移、漲價壓力和生態摩擦的討論。有企業試圖減少 VMware 依賴，這說明 VMware 並不是沒有風險的完美現金流。

但從 Hock Tan 的資本配置邏輯看，VMware 的戰略不是追求最大客戶數量，而是追求高價值企業客戶、高利潤率和更集中的產品組合。

這和博通過去整合 CA、Symantec Enterprise 的方式一致，削減低回報業務，保留核心客戶，提高訂閱化比例，提高利潤率和現金流轉換率。

上行週期裡，ASIC 和資料中心業務提供增長彈性。下行週期裡，VMware 提供現金流緩衝。現金流又可以繼續支持分紅、回購、併購整合和下一輪 AI 基礎設施投入。

深度拆解邁威爾 Marvell $MRVL

邁威爾到底是博通之外最有價值的定製矽第二供應商，還是一個被 AI 敘事提前透支的高彈性週期股？這是理解邁威爾的核心問題。

邁威爾和博通不是同一種公司

不能把邁威爾簡單講成另一個博通。

博通的強項是平台化。ASIC、AI 資料中心、SerDes / PHY、VMware 軟體現金流、Hock Tan 併購紀律，共同支撐它的估值體系。

邁威爾的故事更集中在 AI 資料中心，尤其是 ASIC、光互連、DSP、乙太網路交換、PCIe retimer、AEC DSP，以及 scale-up、scale-out、scale-across 擴展。

所以， $MRVL 更像一隻 Beta AI 資料中心基礎設施股票。

如果客戶項目順利放量，收入彈性會比博通更直接；但如果客戶節奏延遲、光互連價格壓力加劇，股價也會更敏感。

邁威爾的定位：從儲存／網路晶片公司，到 AI 資料中心連接平台

十年前的 Marvell，市場的印象更多是儲存控制器、企業網路和通訊基礎設施晶片。

Matt Murphy 接手後，把公司從傳統半導體供應商，重新定位為資料基礎設施半導體公司。

這個定位很重要。因為 AI 資料中心不是只有 GPU，也不是只有 ASIC。

大規模 AI 集群背後，是一整套資料基礎設施。計算、記憶體、網路、光模組、交換晶片、PCIe、retimer、DSP、CPO、NPO、DCI、機櫃互連、資料中心間互連，缺一不可。

資料中心的需求，不止是晶片算得多快，而是數萬顆 GPU 或 XPU 能不能被連接成一個高利用率、低延遲、低丟包、可擴展的系統。訓練大模型時，數萬顆 GPU 或 XPU 需要不斷同步參數和梯度。

推論大規模商業化時，系統需要在高併發、低延遲的狀態下持續服務使用者請求。

Agentic AI workload 出現之後，問題會更複雜。上下文會變長，工具調用會增加，多輪互動會提高，模型不再只是一次輸入、一次輸出，而是不斷讀取、調用、返回、再推論。

這會讓資料中心內部，以及資料中心之間的互連壓力繼續上升。

所以，邁威爾機會在於站在資料移動的關鍵節點上。這也是邁威爾和 Nvidia 的關係，正在成為 Nvidia AI 生態的重要策略補充。

這是邁威爾和博通的第一個區別。博通更像 AI 基礎設施裡的複合平台，邁威爾更像 AI 資料中心裡的連接平台。

邁威爾的 AI 收入不是單一 ASIC，而是一組資料中心產品組合

邁威爾 AI 業務可以拆成四層，

1）ASIC，也就是為 hyperscaler 設計的客製化 AI 加速器或相關計算晶片；

2）ASIC attach，也就是圍繞客戶自研 XPU 所需的連接、控制、I/O 和輔助晶片。

3）Optics / DSP，也就是 800G、1.6T 光互連中的數位訊號處理器、PAM4 DSP、coherent DSP、driver、TIA 等。

4）Switching / Retimer / DCI，也就是乙太網路交換晶片、PCIe retimer、有源電纜 DSP、資料中心互連模組等。

Marvell 在 FY2027 Q1 財報裡明確提到，收入展望上調來自多類 AI 相關產品：800G 和 1.6T scale-out 光學方案、51.2T Ethernet scale-out 交換機、用於 NPO 和 CPO 的 scale-up 光學方案、scale-across 資料中心互聯模組，以及客製化 ASIC 和 ASIC attach 方案。

這裡要解釋三個概念，

1）Scale-up，指的是在一個伺服器、一個機櫃，或者一個相對緊密的系統內部，把多顆加速器連接在一起，提高單個計算域裡的協同效率。

2）Scale-out，指的是把更多伺服器、更多機櫃、更多節點連接起來，形成更大規模的 AI 集群。

3）Scale-across，指的是跨資料中心、跨區域、跨集群的資料互連。

綜合起來，邁威爾的主要業務是從 XPU 到光互連，從機櫃內到機櫃間，從 scale-up 到 scale-out 到 scale-across，盡可能多地參與 AI 資料中心的資料移動鏈條。

邁威爾押注的是，AI 資料中心的瓶頸，正在從單晶片計算能力，擴展到資料移動能力。只要這個趨勢繼續，邁威爾就有機會在多個環節同時受益。

但反過來，這也解釋了為什麼邁威爾的估值爭議會更大。

ASIC 要放量，光模組要升級，DSP 要保持價值量，交換機要進入更多 AI 網路，Retimer 和 DCI 要跟隨資料中心擴張。任何一個環節不及預期，都會影響市場定價。

所以，邁威爾能不能把 AI 資料中心的資料移動需求，轉化成持續增長的產品組合收入。如果能，邁威爾就不是一個普通的網路晶片公司，而是 AI 資料中心連接平台。如果不能，就是被市場重新定價為一個被 AI 敘事提前透支的高彈性週期股。

Celestial AI：邁威爾買下的是 scale-up 光互連的長期選擇權

收購 Celestial AI，是必須重點講的案例。這筆交易買的不是短期收入，是下一代 AI scale-up 系統內部互連的技術門票。

邁威爾在 2026 年 2 月完成對 Celestial AI 的收購。Celestial AI 的核心資產是 Photonic Fabric 光互連技術，目標是支援下一代 AI 和雲端資料中心架構裡的高頻寬、低功耗、緊密集積連接。

單個 AI system 內部的 XPU 數量越來越多，HBM 越來越貴，模型並行和專家並行越來越複雜，節點內部、機櫃內部的高頻寬低延遲互連就會越來越重要。

傳統電互連在功耗、距離、頻寬密度上會遇到越來越多限制。光互連如果能更早進入系統內部，就可能改變 ASIC 集群的架構。

邁威爾官方也明確表示，Celestial AI 的技術和團隊會進入 Marvell 的資料中心，用來強化下一代 AI 系統的端到端連接能力。

邁威爾披露，Celestial AI 的初始收入貢獻預計從 FY2028 下半年開始，並在 FY2028 第四季度達到 5 億美元年化。到 FY2029 第四季度，年化預計翻倍到 10 億美元。與此同時，這筆收購預計會增加約 5000 萬美元年度 non-GAAP 營運費用。

Nvidia 投資邁威爾，將 ASIC 納入邊界

Nvidia 當然不希望 hyperscaler 的自研 ASIC 完全繞開自己的系統生態。如果客戶一定要自研， 更好的選擇是讓自研 ASIC 能接入 Nvidia 的 NVLink 等生態體系。

隨著 AI 推理規模擴大、內部 AI 工作負載穩定、數據中心成本壓力上升，客戶一定會繼續推進自研 ASIC。

所以，Nvidia 推出 NVLink Fusion，讓第三方可以在一定程度上進入 Nvidia 的互聯網生態。即便客戶使用邁威爾提供的 ASIC，也仍然可能使用 Nvidia 的互連技術。

邁威爾最理想的位置，不僅僅成為 Nvidia 附屬供應商，而是成為多種 AI 系統路線都需要的連接層供應商。

所以，以前市場看 MRVL，更多是對標博通，看邁威爾是否是博通之外的第二大 ASIC 供應商。

現在多了一層估值邏輯，就是邁威爾能不能同時站在 Nvidia 生態和 hyperscaler 自研生態之間，成為兩邊都需要的連接平台。

如果可以，估值空間會比單純的 ASIC 設計公司更大，因為系統連接權。

博通和邁威爾的對比總結

博通是 ASIC，邁威爾是光互連。這是比較糙的結論。不算錯，但太簡單。

博通更強的位置，是 scale-up / scale-out 的乙太網網路結構，以及交換晶片、SerDes / PHY、網卡和網路平台。

核心能力，是把 AI 數據中心裡的大量計算節點，用高效能網路連接成一個可擴展、可調度、可量產的系統。Tomahawk、Jericho、SerDes、PHY、網卡、CPO，再加上 ASIC，構成了博通在 AI 數據中心裡的系統級控制點。

所以 AVGO 的位置更偏向網路交換矩陣控制點。

誰要搭建大規模 AI 集群，誰就需要高效能交換晶片、低功耗高速 I/O、擁塞控制、乙太網路結構和系統級調優能力。這就是博通的優勢。

邁威爾更強的位置，是 DSP、PAM4、相干光通訊、ASIC 周邊摸摸看、數據中心互連、矽光，以及進入 NVLink Fusion 之後的半定製 scale-up 互連。

核心能力，不是像博通那樣掌握整個網路結構的控制點，而是在 AI 數據移動鏈條裡，盡可能多地拿到關鍵連接位置。

所以邁威爾的位置更偏向數據交換鏈條裡的多個附著點。

邁威爾不是每一層都是絕對主導者，但在 ASIC 周邊、光模組內部、數據中心互連、PCIe retimer、有源電纜 DSP、矽光互連、scale-up 互連等多個環節都參與。賺的錢，更多來自 AI 數據流動過程中不斷增加的連接晶片需求。

而且，Hyperscaler 的採購哲學通常是，短期買最強方案，中期扶持第二供應商，長期推動開放標準，在不同工作負載中拆分供應鏈。所以，MRVL 股價爆發力會更強一些。這是重要的原因。